#### (19)日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-42827 (P2001-42827A)

(43)公開日 平成13年2月16日(2001.2.16)


/=+\ T		the seal time and	<b>.</b>			- mm 1*/d5	-tc\
(51) Int.Cl. <sup>7</sup>		識別記号	FΙ		•	テーマコート*(参	
G 0 9 G	3/30		G 0 9 G	3/30	F	K 5C08	0
G09F	9/30	365	G 0 9 F	9/30	3652	Z 5C09	4
G 0 9 G	3/20	6 1 1	G 0 9 G	3/20	6111	-1	
		6 2 3			6234	A .	
		642			6421	В	
			審査請求	未請求	請求項の数15	OL (全 1	3 頁)
(21)出願番号		<b>特願平11-219782</b>	(71)出願人	0000050	16		
				パイオニ	ニア株式会社		
(22)出願日		平成11年8月3日(1999.8.3)	東京都目黒区目黒1丁目4番1号				
			(72)発明者	石塚	<b>ž</b> —		
				埼玉県	ちょい 島市富士見 (	5丁目1番1月	ナバ
				イオニフ	ア株式会社総合の	<del>『究</del> 所内	
			(72)発明者	土田 I	E美		
					ョケ島市富士見 (	5丁目1番1号	<b>ナバ</b>
				イオニン	7株式会社総合6	开究所内	
			(74)代理人	•			
			(12) (432)		藤村 元彦		
						最終頁	ر <del>بلده م</del> ا

#### (54) 【発明の名称】 ディスプレイ装置及びディスプレイパネルの駆動回路

#### (57)【要約】

【課題】 陽極線ドライブ回路を複数のICチップで構築した際にもディスプレイパネル上での発光輝度を均一にすることが出来るディスプレイ装置及びディスプレイパネルの駆動回路を提供することを目的とする。

【解決手段】 各々が、ディスプレイパネルの発光素子を発光させる発光駆動電流を発生して、このディスプレイパネルの第1電極線に供給する複数の発光駆動電流源を有する複数の駆助回路からなり、これら駆助回路の内の少なくとも1には、他の駆動回路が発生した発光駆動電流に基づいて、この駆動回路が発生すべき発光駆動電流の電流量の調整を行う駆動電流制御回路が設けられている。



## Best Available Copy

#### 【特許請求の範囲】

【請求項1】 複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に1画素を担う発光素子が形成されてなるディスプレイパネルと、前記ディスプレイパネルを発光駆動せしめる駆動部と、からなるディスプレイ装置であって、

前記駆動部は、各々が前記発光素子を発光させる発光駆動電流を発生して前記第1電極線に供給する複数の発光駆動電流源を有する複数の駆動回路からなり、複数の前記駆動回路の内の少なくとも1には、他の前記駆動回路 10が発生した前記発光駆動電流に基づいて前記1の前記駆動回路が発生すべき前記発光駆動電流の電流量の調整を行う駆動電流制御回路が設けられていることを特徴とするディスプレイ装置。

【請求項2】 複数の前記駆動回路の内の1には、該駆動回路が発生すべき前記発光駆動電流の電流量を所定の基準電流に維持させるべく制御する基準電流制御回路が設けられていることを特徴とする請求項1記載のディスプレイ装置。

【請求項3】 前記発光駆動電流源の各々と、前記駆動 20 電流制御回路とが電流ミラー回路を形成していることを 特徴とする請求項1記載のディスプレイ装置。

【請求項4】 前記発光駆動電流源の各々と、前記基準 電流制御回路とが電流ミラー回路を形成していることを 特徴とする請求項2記載のディスプレイ装置。

【請求項5】 前記第2電極線の各々に順次アース電位を印加して行くと共に前記アース電位の印加されていない他の前記第2電極線の全てに所定の高電位を印加する走査回路を備えたことを特徴とする請求項1記載のディスプレイ装置。

【請求項6】 前記発光素子の各々は、有機エレクトロルミネッセンス素子であることを特徴とする請求項1記載のディスプレイ装置。

【請求項7】 複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に 1画素を担う発光素子が形成されてなるディスプレイパネルを発光駆動せしめる駆動回路であって、

前記発光素子を発光させる発光駆動電流を発生してこれ を前記第1電極線各々の内の一部の電極群に供給する発 光駆動電流源と、

入力制御電流に基づいて前記発光駆動電流の電流量を調整する駆動電流制御回路と、

前記発光駆動電流と同一電流量の制御電流を発生してこれを出力する制御電流出力回路と、からなることを特徴とする駆動回路。

【請求項8】 複数の第1電極線と前記第1電極線各々 に交叉して配列された複数の第2電極線との各交叉部に 1 画素を担う発光素子が形成されてなるディスプレイバネルと、前記ディスプレイバネルを発光駆動せしめる駆動部と、からなるディスプレイ装置であって、

前記駆動部は、各々が、前記発光素子を発光させる発光 駆動電流を発生してこれを前記第1電極線各々の内の一 部の電極群に供給する発光駆動電流源と、入力制御電流 に基づいて前記発光駆動電流の電流量を調整する駆動電 流制御回路と、前記発光駆動電流と同一電流量の制御電 流を発生してこれを出力する制御電流出力回路とを有す る複数の駆動回路からなり、

前記駆動回路各々の前記駆動電流制御回路は、他の前記 駆動回路が出力した前記制御電流を前記入力制御電流と することを特徴とするディスプレイ装置。

【請求項9】 複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に 1画素を担う発光素子が形成されてなるディスプレイパネルと、前記ディスプレイパネルを駆動する駆動回路 と、を備えたディスプレイ装置であって、

前記駆動回路は、前記発光素子を発光させる電流を発生してこれを第1発光駆動電流として前記第1電極線各々の内の第1電極群に供給する第1駆動回路と、前記発光素子を発光させる電流を発生してこれを第2発光駆動電流として前記第1電極線各々の内の第2電極群に供給する第2駆動回路とを有し、

前記第2駆動回路は、前記第1発光駆動電流に基づいて 前記第2発光駆動電流の電流量を調整することを特徴と するディスプレイ装置。

【請求項10】 前記第1駆動回路は、前記第1電極群に供給すべき前記第1発光駆動電流の各々を発生する複数の第1発光駆動電流源と、前記第1発光駆動電流を所定の基準電流に維持させるべく制御する基準電流制御回路と、前記第1発光駆動電流と同一電流量の制御電流を30 発生してこれを出力する制御電流出力回路と、からなり、

前記第2駆動回路は、前記第2電極群に供給すべき前記第2発光駆動電流の各々を発生する複数の第2発光駆動電流源と、前記制御電流に基づいて前記第2発光駆動電流の電流量を調整する駆動電流制御回路と、からなることを特徴とする請求項9記載のディスプレイ装置。

【請求項11】 前記第1発光駆動電流源の各々と、前記基準電流制御回路とが電流ミラー回路を形成している ことを特徴とする請求項10記載のディスプレイ装置。

[請求項12] 前記第2発光駆動電流源の各々と、前 記駆動電流制御回路とが電流ミラー回路を形成している ととを特徴とする請求項10記載のディスプレイ装置。

【請求項13】 前記第2電極線の各々に順次アース電位を印加して行くと共に前記アース電位の印加されていない他の前記第2電極線の全てに所定の高電位を印加する走査回路を備えたことを特徴とする請求項9記載のディスプレイ装置。

【請求項 14 】 前記発光素子の各々は、有機エレクトロルミネッセンス素子であることを特徴とする請求項 9 50 記載のディスプレイ装置。

3

【請求項15】 前記第1駆動回路及び前記第2駆動回路の各々は、互いに異なる2つの1Cチップ内に夫々構築されることを特徴とする請求項9記載のディスプレイ装置。

#### 【発明の詳細な説明】

#### [0001]

【発明が属する技術分野】本発明は、有機エレクトロルミネセンス素子等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置、及びその駆動回路に関する。

#### [0002]

【従来の技術】薄型で低消費電力なディスプレイ装置を実現する為の自発光素子として、有機エレクトロルミネッセンス(以下、ELと称する)素子が知られている。図1は、かかるEL素子の概略構成を示す図である。図1に示されるように、EL素子は、透明電極101が形成されたガラス板等からなる透明基板100上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも1層の有機機能層102、及び金属電極103が積層されたものである。

【0003】図2は、かかるEL素子の特性を電気的に示す等価回路である。図2に示されるように、EL素子は、容量成分Cと、該容量成分に並列に結合するダイオード特性の成分Eとによって置き換えることができる。とこで、透明電極101の陽極にプラス、金属電極103の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Cに電荷が蓄積される。この際、EL素子固有の障壁電圧または発光関値電圧を越えると、電極(ダイオード成分Eの陽極側)から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層102が発光する。

【0004】図3は、複数の上記EL素子をマトリクス状に配列してなるELディスプレイパネルを用いて画像表示を行うELディスプレイ装置の概略構成を示す図である。図3において、ELディスプレイパネルとしてのELDP10には、第1表示ライン〜第n表示ライン各々を担う陰極線(金属電極) $B_1 \sim B_n$ と、これら陰極線 $B_1 \sim B_n$ 各々に交叉して配列されたm個の陽極線(透明電極) $A_1 \sim A_n$ が形成されている。これら陰極線 $B_1 \sim B_n$ 及び陽極線 $A_1 \sim A_n$ の交差部分の各々に、上述した如き 40構造を有するEL素子 $E_{11} \sim E_{1n}$ が形成されている。尚、これらEL素子 $E_{11} \sim E_{1n}$ を有は、ELDP10としての1画素を担うものである。

【0005】発光制御回路1は、入力された1画面分 (n行、m列)の画像データを、ELDP10の各画素、すなわち上記EL素子 $E_{11}$ ~ $E_{12}$ の各々に対応した画素データ群 $D_{11}$ ~ $D_{12}$ に変換し、これらを図4に示されるが如く、1行分毎に順次、陽極線ドライブ回路2に供給して行く。例えば、画素データ $D_{11}$ ~ $D_{12}$ とは、ELDP10の第1表示ラインに属するFI表子FI~ $\infty$ FI

々に対して発光を実施させるか否かを指定するm個のデータビットであり、夫々、論理レベル"1"である場合には"発光"、論理レベル"0"である場合には"非発光"を示す。

【0006】又、発光制御回路1は、図4に示されるが如き1行分毎の画素データの供給タイミングに同期して、ELDP10の第1表示ライン〜第n表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路3に供給する。陽極線ドライブ回路2は、先ず、上記画素データ群におけるm個のデータビットの内から、"発光"を指定する論理レベル"1"のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した"列"に属する陽極線を陽極線A1〜A。の内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流iを供給する。

【0007】陰極線走査回路3は、上記陰極線B<sub>1</sub>~B<sub>n</sub>の内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位V<sub>cc</sub>を夫々印加する。尚、かかる高電位V<sub>cc</sub>は、EL素子が所望の輝度で発光しているときの両端電圧(寄生容量Cへの充電量に基づいて決定する電圧)とほぼ同一値に設定される。

【0008】この際、上記陽極線ドライブ回路2によって上記定電流源が接続された"列"と、上記陰極線走査回路3にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び"列"に交叉して形成されているEL素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路3によって高電位Vccに設定された表示ラインと、上記定電流源が接続された"列"との間には電流が流れ込まないので、かかる表示ライン及び"列"に交叉して形成されているEL素子は非発光のままである。

【0009】以上の如き動作が、画素データ群D11~D11、D11~D11、・・・・、D11~D11 各々に基づいて実施されると、ELDP10の画面上には、入力された画像データに応じた1フィールド分の発光パターン、つまり画像が表示されるのである。ここで、近年、ディスプレイパネルの大画面化を実現するにあたり、表示ライン、つまり上記陰極線Bの本数を増加すると共に、陽極線Aの本数を増加して画面の高精細化を行う必要が生じてきた。従って、これら陽極線A及び陰極線B各々の本数の増加につれ、陽極線ドライブ回路2及び陰極線走査回路3各々の回路規模も増大するので、両者をIC化するにあたり、チップ面積の増大に伴う歩留まりの悪化が懸念される。そこで、これら陽極線ドライブ回路2及び陰極線走査回路3各々を、夫々複数のICチップで構築することが考えられた。

して行く。例えば、画素データ $D_{11}\sim D_{10}$ とは、ELD 【0010】ところが、陽極線ドライブ回路2を複数のP10の第1表示ラインに属するEL素子 $E_{11}\sim E_{10}$ 各 50 【Cチップで構築すると、製造上のバラツキ等により、

4

各ICチップ間で、上記陽極線に供給すべき発光駆動電流の電流量が異なってしまう場合がある。よって、かかる発光駆動電流の違いによりELDPIOの画面上には互いに輝度の異なる領域ができてしまうという問題があった。

#### [0011]

【発明が解決しようとする課題】本発明は、かかる問題を解決せんとして為されたものであり、陽極線ドライブ回路を複数のICチップで構築した際にも、ディスプレイパネル上での発光輝度を均一にすることが出来るディスプレイ装置及びディスプレイパネルの駆動回路を提供することである。

#### [0012]

【課題を解決するための手段】本発明によるディスプレイ装置は、複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に1画素を担う発光素子が形成されてなるディスプレイパネルと、前記ディスプレイパネルを発光駆動せしめる駆動部と、からなるディスプレイ状を発光駆動せしめる駆動部は、各々が前記発光素子を発光させる発光駆動電流を発 20生して前記第1電極線に供給する複数の発光駆動電流源を有する複数の駆動回路からなり、複数の前記駆動回路の内の少なくとも1には、他の前記駆動回路が発生した前記発光駆動電流に基づいて前記1の前記駆動回路が発生すべき前記発光駆動電流の電流量の調整を行う駆動電流制御回路が設けられている。

【0013】又、本発明によるディスプレイパネルの駆動回路は、複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に1画素を担う発光素子が形成されてなるディスプレイパネルを発光駆動せしめる駆動回路であって、前記発光素子を発光させる発光駆動電流を発生してこれを前記第1電極線各々の内の一部の電極群に供給する発光駆動電流源と、入力制御電流に基づいて前記発光駆動電流の電流量を調整する駆動電流制御回路と、前記発光駆動電流と同一電流量の制御電流を発生してこれを出力する制御電流出力回路とからなる。

#### [0014]

【発明の実施の形態】以下、本発明の実施例を図面を参照しつつ詳細に説明する。図5は、本発明によるELデ 40  $_{1}$   $_{1}$   $_{2}$   $_{3}$   $_{4}$   $_{1}$   $_{4}$   $_{5}$   $_{1}$   $_{5}$   $_{1}$   $_{5}$   $_{1}$   $_{5}$   $_{1}$   $_{5}$   $_{1}$   $_{5}$   $_{1}$   $_{5}$   $_{1}$   $_{5}$   $_{1}$   $_{5$ 

【0015】発光制御回路1'は、図6に示されるよう に、上記ELDP10′の第1表示ライン〜第n表示ラ イン各々を順次走査すべき走査線選択制御信号を陰極線 走査回路30に供給する。陰極線走査回路30は、上記 走査線選択制御信号で示される表示ラインに対応した陰 極線を上記ELDP10'の陰極線B,~B。の内から択 一的に選択してこれをアース電位に接地すると共に、そ の他の陰極線各々に所定の高電位Vccを夫々印加する。 【0016】又、発光制御回路1、は、入力された1画 面分(n行、2m列)の画像データをELDP10'の各 画素、すなわち上記EL素子E,,,~E,,,。各々に対応 した画素データD、1~D。1。に変換し、これを第1列 ~第m列に属するものと、第m+1列~第2m列に属す るものとに分割する。この際、上記第1列~第m列に属 する画素データを1表示ライン毎にグループ化した画素  $\vec{r} - \phi D_{1,1} \sim D_{1,n}, D_{2,1} \sim D_{2,n}, D_{3,1} \sim D_{3,n}, \cdots$ ··、及びD。、、~D。... 各々を、図6に示されるが如き第 1駆動データGA1-aとして、順次、第1陽極線ドライ ブ回路21に供給する。これと同時に、発光制御回路 1'は、上記第m+1列~第2m列に属する画素データ を1表示ライン毎にグループ化した画素データD1.1.1  $\sim D_{1,2m}, D_{2,m+1} \sim D_{2,2m}, D_{3,m+1} \sim D_{3,2m}, \cdots$ 及びD。...、~D。....各々を、図6に示されるが如き第 2駆動データGB1-1として、順次、第2陽極線ドライ ブ回路22に供給する。尚、これら第1駆動データGA 1-a及び第2駆動データGB1-aの各々は、図6に示され るように、上記走査線選択制御信号に同期して順次、第 1陽極線ドライブ回路21及び第2陽極線ドライブ回路 22の各々に供給される。この際、上記第1駆動データ 群GA1-mとは、ELDP10'の各表示ラインの第1 列〜第m列各々に属するm個のEL素子の各々に対し て、発光を実施させるか否かを指定するm個のデータビ ットである。又、上記第2駆動データ群G B1-1とは、 ELDP10'の各表示ラインの第m+1列~第2m列 各々に属するm個のEL素子の各々に対して、発光を実 施させるか否かを指定するm個のデータビットである。 例えば、かかるデータビットが論理レベル"1"である場 合には発光を実施させる一方、"0"である場合には発光 を実施させない。

【0017】図7は、本発明による駆動回路としての上記第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22各々の内部構成を示す図である。尚、上記第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22の各々は、互いに異なる2つのICチップ内に夫々構築される。図7において、第1陽極線ドライブ回路21は、基準電流制御回路RC、制御電流出力回路CO、スイッチブロックSB、並びに、m個の電流駆動源としてのトランジスタQ1~Q。及び抵抗R1~R。から構成される。

50 【0018】基準電流制御回路RCにおけるトランジス

タQ。のエミッタには抵抗R。を介して所定電圧V。をが接続されており、そのベース及びコレクタにはトランジスタQ。のコレクタが接続されている。演算増幅器OPには所定の基準電位V。たと、トランジスタQ。のエミッタ電位が入力されており、その出力電位は、トランジスタQ。のエミッタは、抵抗R。を介してアース電位に接地されている。以上の如き構成により、トランジスタQ。のコレクターエミッタ間には基準電流 I REF (= VREF / R。)が流れることになる。

【0019】トランジスタQ1~Q。各々のエミッタには、抵抗R1~R。各々を介して画素駆動電位Voeが印加されており、更に、夫々のベースには上記トランジスタQ。のベースが接続されている。この際、上記抵抗Rr、及びR1~R。各々の抵抗値は同一であり、更に、上記トランジスタQ1~Qa、Q。及びQ。の各々は、互いに同一特性を有するものである。よって、上記基準電流制御回路RCと、トランジスタQ1~Q。とは電流ミラー回路を構成することになり、トランジスタQ1~Q。各々のエミッタ・コレクタ間には、上記基準電流 last と同一の電流値を有する発光駆動電流 i が流れ、これが出力されることになる。

【0020】スイッチブロックSBには、上記トランジ スタQ,~Q。各々から出力された発光駆動電流 i を夫 々、出力端X1~Xgの各々に導出するm個のスイッチン グ素子S1~S1が設けられている。この際、第1陽極線 ドライブ回路21のスイッチブロックSBでは、上記発 光制御回路1'から供給された第1駆動データGA,~ GA、各々の論理レベルに応じて、上記スイッチング素 子S1~S.各々が独立してオン/オフ制御される。例え 30 ば、第1駆動データGA、が論理レベル"0"のときに は、スイッチング素子S,はオフ状態となる一方、かか る第1駆動データGA,が論理レベル"1"のときには、 オン状態となってトランジスタQ<sub>1</sub>から供給された発光 駆動電流 i を出力端 X , に導出する。 又、第 1 駆動デー タGA』が論理レベル"0"のときには、スイッチング素 子S』はオフ状態となる一方、論理レベル"1"である場 合にはオン状態となってトランジスタQ。から供給され た発光駆動電流 i を出力端X に導出する。このよう に、上記トランジスタQ1~Q0の各々から出力された発 40 光駆動電流iは、出力端X,~X。の各々を介して、図5 に示されるが如く、ELDP10 の陽極線A,~A,の 各々に供給される。

【0021】制御電流出力回路COにおけるトランジスタQ。のエミッタには抵抗Roを介して画素駆動電位V。 が印加されており、そのベースには上記基準電流制御回路RCにおけるトランジスタQ。のベースが接続されている。との際、上記抵抗R。の抵抗値は、基準電流制御回路RCにおける抵抗Rrと同一であり、更に、トランジスタQ。は、基準電流制御回路RCにおけるトランジ

スタQ。及びQ。各々と同一特性を有するものである。よって、制御電流出力回路COKおけるトランジスタQ。と、上記基準電流制御回路RCとは電流ミラー回路を形成するととなり、上記トランジスタQ。のエミッタ・コレクタ間には、上記基準電流 I atr と同一電流量の電流が流れる。制御電流出力回路COは、かかる電流を制御電流 i cとし、これを出力端 I 。。、を介して第2陽極線ドライブ回路22の入力端 I 1。に供給する。つまり、第1陽極線ドライブ回路21がELDP10 の陽極線A10、~A。の各々に供給する発光駆動電流 i と同一の電流が、制御電流 i cとして第2陽極線ドライブ回路22に供給されるのである。

【0022】第2陽極線ドライブ回路22は、駆動電流 制御回路CC、スイッチブロックSB、並びに、m個の 電流駆動源としてのトランジスタQ,~Q。及び抵抗R、 ~R』から構成される。駆動電流制御回路CCにおける トランジスタQ、のコレクタ及びベースは、上記入力端 I.。に接続されており、そのエミッタは抵抗R。1を介し てアース電位に接地されている。よって、上記第1陽極 20 線ドライブ回路21から出力された制御電流 i cは、そ の入力端linを介してトランジスタQ。のコレクタ・エ ミッタ間に流れる。又、駆動電流制御回路CCにおける トランジスタQ。のエミッタには抵抗R、を介して画素駆 動電位Vaaが印加されており、そのベース及びコレクタ にはトランジスタQ。のコレクタが接続されている。か かるトランジスタQ。のベースは上記トランジスタQ。の コレクタ及びベースに夫々接続されており、そのエミッ タは上記抵抗Roxを介してアース電位に接地されてい る。との際、第1陽極線ドライブ回路21のトランジス タQ。と、上記トランジスタQ。、Q。、及びQ。の各々と は同一特性のトランジスタであり、更に、第1陽極線ド ライブ回路21における抵抗R。と上記抵抗R.とは同一 抵抗値である。よって、上記第1陽極線ドライブ回路2 1から供給された制御電流 i cと同一の電流が上記トラ ンジスタQaのコレクタ・エミッタ間に流れる。 【0023】又、第2陽極線ドライブ回路22における トランジスタQ1~Qa各々のエミッタには、抵抗R1~ R。各々を介して画素駆動電位V。こが印加されており、 更に、夫々のベースには上記トランジスタQ。のベース が接続されている。この際、上記抵抗R、、及びR、~R ■各々の抵抗値は同一であり、更に、上記トランジスタ Q1~Q1、Qd及びQdの各々は、互いに同一特性を有す るものである。よって、上記駆動電流制御回路CCと、 トランジスタQ、~Q。とは電流ミラー回路を構成すると とになり、トランジスタQ,~Q。各々のエミッタ・コレ クタ間には、上記第1陽極線ドライブ回路21から供給 された制御電流 i cと同一の電流量を有する発光駆動電 流」が流れ、これが夫々出力される。すなわち、上記駆 動電流制御回路CCにより、第2陽極線ドライブ回路2 50 2のトランジスタQ、~Q、各々から出力される発光駆動

電流 i は、第1陽極線ドライブ回路21が出力した発光 駆動電流と同一の電流量となるように調整されるのであ

【0024】スイッチブロックSBには、上記トランジ

スタQ、~Q。各々から出力された発光駆動電流 i を夫 々、出力端X1~X。の各々に導出するm個のスイッチン グ素子S,~S,が設けられている。この際、第2陽極線 ドライブ回路22のスイッチブロックSBでは、上記発 光制御回路 1' から供給された第2駆動データGB1~ GB。各々の論理レベルに応じて、上記スイッチング素 子S1~S2各々が独立してオン/オフ制御される。例え ば、第2駆動データGB,が論理レベル"0"のときに は、スイッチング素子S,はオフ状態となる一方、かか る第2駆動データGB<sub>1</sub>が論理レベル"1"のときには、 オン状態となってトランジスタQ,から供給された発光 駆動電流 i を出力端X, に導出する。又、第2駆動デー タGB』が論理レベル"0"のときには、スイッチング素 子S。はオフ状態となる一方、論理レベル"1"である場 合にはオン状態となってトランジスタQ。から供給され た発光駆動電流 i を出力端X。に導出する。 このよう に、第2陽極線ドライブ回路22のトランジスタQ<sub>1</sub>~ Q。各々から出力された発光駆動電流iは、出力端X1~ X。の各々を介して、図5に示されるように、ELDP 10°の陽極線A<sub>11</sub>~A<sub>1</sub>の各々に供給される。 【0025】以上の如く、本発明においては、陽極線ド ライブ回路内に、発光駆動電流を発生させる為の電流源 (トランジスタQ<sub>1</sub>~Q<sub>2</sub>)の他に、この発光駆動電流を、 入力された制御電流に応じた電流量に維持する駆動電流 制御回路CCと、かかる発光駆動電流自体を制御電流と して出力する制御電流出力回路COとを設ける構成とし ている。ととで、ディスプレイパネルの陽極線を、失々 個別のICチップ内に構築された複数の陽極線ドライブ 回路で分担して駆動するにあたり、第1の陽極線ドライ ブ回路は、第2の陽極線ドライブ回路が実際に出力した 発光駆動電流に基づいて、その出力すべき発光駆動電流 の電流量を制御する。よって、例え各 I C チップ (陽極

【0026】尚、上記実施例においては、ELDP1 0'の陽極線A,~A, を、2つの陽極線ドライブ回路 (第1陽極線ドライブ回路21及び第2陽極線ドライブ 回路22)で駆動するようにしているが、3つ以上の複 数の陽極線ドライブ回路で駆動することも可能である。 図8は、かかる点に鑑みて為された本発明によるELデ ィスプレイ装置の他の構成例を示す図である。

線ドライブ回路としての)間に特性のバラツキがあって

も、各々から出力される発光駆動電流の電流量は略同一 になるので、ディスプレイパネル上において均一な発光

輝度が得られるようになるのである。

【0027】図8において、ELディスプレイパネルと してのELDP10 ''には、第1表示ライン〜第n表示 ライン各々を担う陰極線(金属電極)B,~B,と、これら 50 のデータビットである。更に、上記第3駆動データ群G

陰極線B<sub>1</sub>~B<sub>n</sub>各々に交叉して配列された3m個の陽極 線(透明電極)A,~A,。が形成されている。これら陰極 線B,~B。及び陽極線A,~A,。各々の交叉部に、図1 に示されるが如き構造を有するEL素子E1.1~En.3m が形成されている。尚、これらEL素子E1.1~En.3m 各々は、ELDP10"としての1画素を担うものであ

10

【0028】発光制御回路1''は、図9に示されるよう に、上記ELDP10'の第1表示ライン〜第n表示ラ イン各々を順次走査すべき走査線選択制御信号を陰極線 走査回路30に供給する。陰極線走査回路30は、上記 走査線選択制御信号で示される表示ラインに対応した陰 極線を上記ELDP10、、の陰極線B、~B。の内から択 一的に選択してこれをアース電位に接地すると共に、そ の他の陰極線各々に所定の高電位V、、を夫々印加する。 【0029】又、発光制御回路1''は、入力された1画 面分(n行、3m列)の画像データをELDP101の各 画素、すなわち上記EL素子E、、、~E、、、。各々に対応 した画素データD,,,~D,,,,,,に変換し、これを第1列 20 ~第m列に属するものと、第m + 1 列~第2 m列に属す るものと、第2m+1列~第3m列に属するものとに分 割する。この際、上記第1列~第m列に属する画素デー タを1表示ライン毎にグループ化した画素データ D1.1 ~D, , , 、D, , , ~D, , , 、D, , , ~D, , , 、 ...、及びD "、、~D。、。各々を、図9に示されるが如き第1駆動デー タGA1-。として、順次、陽極線ドライブ回路201に 供給する。更に、発光制御回路 1 ''は、上記第m+1列 ~第2m列に属する画素データを1表示ライン毎にグル ープ化した画素データD<sub>1,1</sub>~D<sub>1,2</sub>, D<sub>2,1</sub>~D 1.2m、D<sub>3.m+1</sub>~D<sub>3.2m</sub>、・・・・、及びD<sub>n,m+1</sub>~D<sub>n,2m</sub>各 々を、図9に示されるが如き第2駆動データGB1-mと して、順次、陽極線ドライブ回路202に供給する。更 に、発光制御回路1''は、上記第2m+1列~第3m列 に属する画素データを1表示ライン毎にグループ化した 画素データD<sub>1.2m+1</sub>~D<sub>1.3m</sub>、D<sub>2.2m+1</sub>~D<sub>2.3m</sub>、D 」, , , , , ~ D , , , , 、 · · · · 、及び D , , , , , , ~ D , , , , , 各々を、 図9に示されるが如き第3駆動データGC1-1として、 順次、陽極線ドライブ回路203に供給する。尚、これ ら第1駆動データGA...、第2駆動データGB,...及び 40 第3駆動データGC, の各々は、図9に示されるが如 く、上記走査線選択制御信号に同期して順次、各陽極線 ドライブ回路201~203の各々に供給される。この 際、上記第1駆動データ群GA1-aとは、ELDP1 0 ''の各表示ラインの第1列~第m列各々に属するm個 のEL素子の各々に対して、発光を実施させるか否かを 指定するm個のデータビットである。又、上記第2駆動 データ群GB、よとは、ELDP10''の各表示ライン の第m+1列~第2m列各々に属するm個のEL素子の 各々に対して、発光を実施させるか否かを指定するm個

20

C1-aとは、ELDP10"の各表示ラインの第2m+1列〜第3m列各々に属するm個のEL素子の各々に対して、発光を実施させるか否かを指定するm個のデータビットである。例えば、かかるデータビットが論理レベル"1"である場合には発光を実施させる一方、"0"である場合には発光を実施させない。

【0030】基準電流発生回路200は、陽極線ドライブ回路201~203の各々が、ELDP10ツの陽極線A1~A1の各々に供給すべき発光駆動電流の基準となる基準電流 Interを発生し、これを陽極線ドライブ回路201の入力端 I1の供給する。図10は、かかる基準電流発生回路200の内部構成を示す図である。

【0031】図10に示されるように、基準電流発生回路200は、図7に示される第1陽極線ドライブ回路21に含まれる基準電流制御回路RCと、制御電流出力回路COとから構成される。すなわち、これら基準電流制御回路RC及び制御電流出力回路COからなる電流ミラー回路により、基準電位VREFと抵抗RFとに基づいて決定する基準電流IREFを発生し、これを陽極線ドライブ回路201の入力端Inの供給するのである。

【0032】 CCで、上記陽極線ドライブ回路 $201\sim203$ の各々は互いに同一の内部構成を有するものであり、その内部構成を図11に示す。図11に示されるように、陽極線ドライブ回路 $201\sim203$ の各々は、駆動電流制御回路CC、制御電流出力回路CO、スイッチブロックSB、並びに、m個の電流駆動源としてのトランジスタ $Q_1\sim Q_a$ 及び抵抗 $R_1\sim R_a$ から構成される。

【0033】尚、駆動電流制御回路CCは、図7の第2陽極線ドライバ回路22に搭載されているものと同一であり、上記制御電流出力回路COは、図7の第1陽極線 30ドライバ回路21に搭載されているものと同一である。更に、上記スイッチブロックSB、トランジスタQ1~Qn及び抵抗R1~R1からなる構成も、図7に示されるものと同一である。

【0034】要するに、図11に示されるが如き陽極線 ドライブ回路は、その入力端Ⅰ、を介して供給された電 流に応じた一定の電流を発光駆動電流iとして発生する と共に、この発生した発光駆動電流iと同一電流量の電 流を制御電流 i cとして出力端 I 。」、から出力するのであ る。従って、陽極線ドライブ回路201は、その入力端 40 I. . を介して供給された上記基準電流 I . . . と同一電流 量を有するm個の発光駆動電流 i を発生し、これらを上 記第1駆動データGA1-a に応じてELDP10''の陽 極線A1~A。の各々に供給する。更に、陽極線ドライブ 回路201は、との発光駆動電流iと同一電流量を有す る制御電流 i cを発生し、これを制御電流 i c1として出 力端 1。1、を介して陽極線ドライブ回路202の入力端 1.。に供給する。陽極線ドライブ回路202は、その入 力端 I,。から供給された上記制御電流 i c1と同一電流量 を有するm個の発光駆動電流iを発生し、これらを上記 50 である。 12

第2駆動データGB1-\*に応じてELDP10''の陽極線A\*,1~A,1の各々に供給する。更に、陽極線ドライブ回路202は、かかる発光駆動電流iと同一電流量を有する制御電流icを発生し、これを制御電流ic2として出力端l。にを介して、陽極線ドライブ回路203の入力端l。に供給する。陽極線ドライブ回路203は、その入力端l。から供給された上記制御電流ic2と同一電流量を有するm個の発光駆動電流iを発生し、これらを上記第3駆動データGC1-\*に応じてELDP10''の陽極線A\*\*、1~A,1の各々に供給するのである。

【0035】尚、上記実施例においては、発光駆動電流源であるトランジスタQ、〜Q。として、バイボーラ型のトランジスタを用いて説明したが、MOS (Metal Oxide Semiconductor)トランジスタで実現するようにしても良い。

[0036]

【発明の効果】以上の如く、本発明においては、ディスプレイパネルの陽極線を夫々個別のICチップ内に構築された複数の陽極線ドライブ回路で分担して駆動するにあたり、第1の陽極線ドライブ回路は、第2の陽極線ドライブ回路が実際に出力した発光駆動電流に基づいてその出力すべき発光駆動電流の電流量を制御するようにしている。

【0037】よって、例え各ICチップ(陽極線ドライブ回路としての)間に特性のバラツキがあっても、各々から出力される発光駆動電流の電流量は略同一になるので、ディスプレイパネル上において均一な発光輝度が得られるようになる。

【図面の簡単な説明】

【図1】有機エレクトロルミネセンス素子の断面図である。

【図2】有機エレクトロルミネセンス素子の等価回路を 示す図である。

【図3】ELディスプレイ装置の概略構成を示す図である。

【図4】発光制御回路1による画素データ、及び走査線 選択制御信号の供給タイミングを示す図である。

【図5】本発明によるELディスプレイ装置の概略構成を示す図である。

【図6】発光制御回路1'による画素データ、及び走査 線選択制御信号の供給タイミングを示す図である。

【図7】本発明による駆動回路としての第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22の内部構成を示す図である。

[図8]本発明の他の実施例によるELディスプレイ装置の概略構成を示す図である。

【図9】発光制御回路1''による画素データ、及び走査 線選択制御信号の供給タイミングを示す図である。

【図10】基準電流発生回路200の内部構成を示す図である。

【図 1 1 】本発明の他の実施例による陽極線ドライブ回路201~203各々の内部構成を示す図である。

【符号の説明】

1',1'' 発光制御回路

10',10'' ELDP

21 第1陽極線ドライブ回路

22 第2陽極線ドライブ回路

\* 200 基準電流発生回路

201~203 陽極線ドライブ回路


A<sub>1</sub> ~ A<sub>2</sub> 陽極線

CC 駆動電流制御回路


co 制御電流出力回路


Q, ~Q。 トランジスタ


\* RC 基準電流制御回路




【図3】












【図8】




.









#### フロントページの続き

(72)発明者 坂本 強

埼玉県鶴ヶ島市富士見6丁目1番1号 パイオニア株式会社総合研究所内

(72)発明者 越智 英夫

埼玉県鶴ヶ島市富士見6丁目1番1号 パイオニア株式会社総合研究所内

Fターム(参考) 5C080 AA06 BB05 CC01 DD03 DD05

DD28 EE28 FF10 FF12 JJ02

3303 3304 3306

5C094 AA03 AA07 AA53 AA55 BA29

CA19 DB01 DB02 EA04 EA05

GA10

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS

INES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

☐ GRAY SCALE DOCUMENTS

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.